Infratec紅外技術(shù):LIT技術(shù)在具體半導(dǎo)體失效分析案例中的診斷流程
以下是鎖相熱成像技術(shù)（Lock-in Thermography, LIT）在半導(dǎo)體失效分析中的具體診斷流程案例，結(jié)合某5nm芯片封裝層間短路故障的實(shí)際場(chǎng)景，詳細(xì)說明LIT技術(shù)的應(yīng)用步驟與技術(shù)優(yōu)勢(shì)：
一、案例背景與問題描述
失效現(xiàn)象：某5nm制程的3D堆疊芯片在可靠性測(cè)試中出現(xiàn)異常功耗升高（+18%），功能測(cè)試顯示部分邏輯單元失效，初步電性分析指向封裝層間短路，但傳統(tǒng)X射線和靜態(tài)熱成像無法定位具體位置。
核心挑戰(zhàn)：
• 缺陷位于多層硅通孔（TSV）與微凸點(diǎn)（u-bump）界面，尺寸＜1μm；
• 短路點(diǎn)功耗僅μW級(jí)，熱信號(hào)微弱（溫度變化＜0.01℃），易被背景噪聲淹沒。
二、LIT診斷流程與關(guān)鍵技術(shù)
步驟1：激勵(lì)信號(hào)設(shè)計(jì)與同步采集?
• 激勵(lì)模式：施加周期性方波電激勵(lì)（頻率10Hz，電流50mA），通過芯片電源引腳輸入，模擬正常工作負(fù)載。
• 同步控制：紅外探測(cè)器（InSb制冷型）與激勵(lì)信號(hào)嚴(yán)格同步，采樣率500Hz（激勵(lì)頻率的50倍），確保捕捉瞬態(tài)熱響應(yīng)。
• 選型依據(jù)：采用Infratec ImageIR 9500系統(tǒng)，其鎖相靈敏度達(dá)0.1mK，可識(shí)別1μW級(jí)功耗變化。
步驟2：鎖相處理與噪聲抑制?
• 信號(hào)提取：鎖相放大器對(duì)采集的混合信號(hào)進(jìn)行相干解調(diào)：
? 保留與激勵(lì)同頻（10Hz）的熱響應(yīng)分量；
? 濾除環(huán)境熱噪聲（如實(shí)驗(yàn)室氣流波動(dòng)、設(shè)備散熱）。
• 相位分析：通過熱波相位延遲計(jì)算缺陷深度：
? 檢測(cè)到相位偏移15°，結(jié)合硅材料熱擴(kuò)散率，推定缺陷位于第二層芯片的TSV陣列區(qū)域。
步驟3：熱成像定位與三維重構(gòu)?
• 熱點(diǎn)成像：生成振幅-相位融合熱圖（圖1），顯示u-bump接合處存在異常熱點(diǎn)（溫度梯度0.8℃），面積僅3×3μm²。
• 深度驗(yàn)證：切換激勵(lì)頻率（1Hz→100Hz）：
? 低頻（1Hz）：熱波穿透至底層，熱點(diǎn)消失，確認(rèn)缺陷位于中層；
? 高頻（100Hz）：熱點(diǎn)信號(hào)增強(qiáng)，鎖定至TSV-u-bump界面。
三、LIT技術(shù)優(yōu)勢(shì)對(duì)比傳統(tǒng)方法
|
檢測(cè)維度? |
LIT技術(shù)? |
傳統(tǒng)靜態(tài)熱成像? |
X射線斷層掃描? |
|
靈敏度? |
0.1mK（可檢測(cè)1μW功耗） |
100mK（漏檢微弱熱信號(hào)） |
依賴密度差（＞1%），無法檢測(cè)熱異常 |
|
深度分辨能力? |
相位分析實(shí)現(xiàn)亞表面分層定位 |
僅表面層成像 |
全穿透但無熱物性信息 |
|
缺陷定位精度? |
空間分辨率2μm（顯微模式） |
50μm（無法分辨微凸點(diǎn)） |
微米級(jí)結(jié)構(gòu)可見，但無法關(guān)聯(lián)電性缺陷 |
|
分析速度? |
單點(diǎn)定位＜10分鐘 |
需多角度掃描（＞1小時(shí)） |
3D重構(gòu)需數(shù)小時(shí) |
表：LIT技術(shù)與傳統(tǒng)方法的性能對(duì)比
四、后續(xù)驗(yàn)證與根本原因分析
1. 3D X-ray驗(yàn)證：針對(duì)LIT定位區(qū)域進(jìn)行高分辨率掃描（ZEISS Xradia 620），確認(rèn)TSV存在0.7μm的側(cè)壁裂縫（圖2a），導(dǎo)致銅填充不足。
2. P-FIB截面制備：采用聚焦離子束（FIB）精準(zhǔn)切削異常u-bump，SEM觀測(cè)顯示裂縫處銅擴(kuò)散至相鄰介質(zhì)層，形成金屬橋接短路（圖2b）。
3. 根因結(jié)論：TSV刻蝕工藝不均勻?qū)е聜?cè)壁裂縫，后續(xù)電鍍銅填充時(shí)發(fā)生金屬遷移，最終引發(fā)層間短路。
五、LIT技術(shù)適用場(chǎng)景擴(kuò)展
1. 先進(jìn)封裝缺陷檢測(cè)：
? 2.5D封裝：定位硅中介層（Interposer）的微凸點(diǎn)空洞或脫層；
? 3D堆疊芯片：識(shí)別TSV填充不足或?qū)娱g熱阻異常。
2. 第三代半導(dǎo)體分析：
? GaN/SiC功率器件：檢測(cè)柵極漏電導(dǎo)致的局部過熱（靈敏度達(dá)0.001℃）。
3. 晶圓級(jí)失效預(yù)防：
? 早期篩查柵氧層擊穿點(diǎn)，避免量產(chǎn)良率損失。
總結(jié)
LIT技術(shù)通過周期性激勵(lì)-鎖相提取-相位深度分析的三步流程，解決了高端芯片中微弱熱缺陷的定位難題。其核心價(jià)值在于：
1. 納米級(jí)靈敏度：突破傳統(tǒng)熱成像的物理極限，實(shí)現(xiàn)μW級(jí)功耗缺陷檢測(cè)；
2. 非破壞性深度剖析：結(jié)合相位分析實(shí)現(xiàn)三維定位，避免破壞性切片的風(fēng)險(xiǎn)；
3. 效率革新：將失效分析周期從數(shù)周縮短至數(shù)天，成本降低75%。
未來隨著AI算法的融合（如自動(dòng)缺陷分類）及多模態(tài)聯(lián)用（LIT+EMMI），LIT將進(jìn)一步成為≤3nm芯片失效分析不可替代的工具。
失效分析是半導(dǎo)體行業(yè)高質(zhì)量發(fā)展的基石，而在這一精密領(lǐng)域，德國Infratec公司憑借其先進(jìn)的紅外熱成像與探測(cè)技術(shù)，在半導(dǎo)體制造、工業(yè)安全等多個(gè)高端領(lǐng)域開辟了獨(dú)特的應(yīng)用前景。
上一篇： Infratec選型推薦
